This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Patent number:

JP7106446

Publication date:

1995-04-21

Inventor:

ONO TAKASHI

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

H01L21/8247; H01L29/788; H01L29/792; G11C16/02;

G11C16/04


- european:

Application number: JP19930249244 19931005

Priority number(s):

Abstract of JP7106446

PURPOSE:To provide a semiconductor nonvolatile memory, and fabrication method thereof, suitable for high integration in which the gate length can be shortened. CONSTITUTION:In the semiconductor nonvolatile memory having a laminate structure of floating gate and control gate with a select gate being located contiguously thereto, the select gate 23 is formed on a semiconductor substrate 21 through a gate oxide 22. A tunnel oxide 24 thinner than the gate oxide 22, an Lshaped floating gate 25a contiguous to the tunnel oxide 24, and an L-shaped insulation film 26a contiguous to the floating gate 25a are also deposited at least on one side of the select gate 23. A side wall type laminate comprising a substantially square control gate 25a is also provided contiguously to the insulation film 26a thus shortening the first gate length L11 being defined by the floating gate 25a and the control gate 27.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19) [本国特許庁(J.P)

(12) 公開特許公報(A)

(11)特許出顧公園番号

特開平7-106446

(43)公開日 平成7年(1995)4月21日

(51) Int Q.º

識別配号 庁内整理番号

技術表示國所

HOIL 21/82/17 29/788 29/792

HO1L 29/78

371

G11C 17/00

307 D

審査請求 未請求 請求項の数2 OL (全 5 頁) 始終頁に続く

(21)出顯書号

特買平5-249244

(22)出頭日

平成5年(1993)10月5日

(71)出題人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 発明者 小野 隆

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 并理士 清水 守 (外1名)

(54) 【発明の名称】 半等体不揮発性配置装置及びその製造方法

(57)【要約】

【目的】 ゲート長を小さくできる高集積に適した半導 体不揮発性記憶装置及びその製造方法を提供する。

【構成】 フローティングゲートとコントロールゲート の積層構造を有し、かつ、この積層構造に接してセレク トゲートを有する半導体不揮発性配性装置において、半 導体基板21上にゲート酸化膜22を介して形成される セレクトゲート23と、このセレクトゲート23の少な くとも一方側にゲート酸化路22より薄く形成されるト ンネル酸化膜24と、このトンネル酸化膜24に接する L字状のフローティングゲート25aと、このフローテ ィングゲート25aに接するL字状の絶縁膜26aと、 この絶縁観268に接する略四角形状のコントロールゲ ート25 aからなるサイドウォール状の積層膜を設け、 フローティングゲート258及びコントロールゲート2 7によって規定される第1のゲート長しいを縮小する。



【特許請求の範囲】

【開求項1】 フローティングゲートとコントロールゲートの積層構造を有し、かつ、該積層構造に接してセレクトゲートを有する半導体不揮発性記憶装置において、

- (a) 半導体基板上にゲート酸化膜を介して形成される。 セレクトゲートと、
- (b) 該セレクトゲートの少なくとも一方側に前記ゲート酸化膜より薄く形成されるトンネル酸化膜と、該トンネル酸化膜に接するL字状のフローティングゲートと、該フローティングゲートに接するL字状の絶縁膜と、該 10 絶縁膜に接する略四角形状のコントロールゲートからなるサイドウォール状の積層膜を設け、
- (c) 前記フローティングゲート及び前記コントロール ゲートによって規定される第1のゲート長を縮小することを特徴とする半導体不揮発性配憶装置。

【請求項2】 フローティングゲートとコントロールゲートの積層構造を有し、かつ、該積層構造に接してセレクトゲートを有する半導体不揮発性配億装置の製造方法において、

- (a) 半導体基板上にゲート酸化膜を介してセレクトゲ 20 ートを形成する工程と、
- (b) 前記セレクトゲート形成後、前記ゲート酸化膜より薄いトンネル酸化膜を形成する工程と、
- (c) 試トンネル酸化膜上にフローティングゲートとなる不純物をドープした多結晶シリコン層、絶縁膜、コントロールゲートとなる不純物をドープした多結晶シリコン層を順次形成する工程と、
- (d) 異方性エッチングにより前記セレクトゲートの少なくとも一方側にフローティングゲート、絶縁膜、コントロールゲートよりなる積層膜がサイドウォール状に残 30 るようにエッチングする工程とを第すことを特徴とする 半導体不揮発性記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書き換えのできる半導体不揮発性配憶装置(メモリ)及びその製造方法に関するものである。

100021

【従来の技術】従来、このような分野の技術としては、例えば、『「A NEW FLASH-ERASE E 40 EPROM CELL WITH A SIDEWAL L SELECT-GATE ON ITS SOUR CE SIDE」、K. Naruke et al., IEDM89 pp603』に開示されるような、サイドウォール型セレクトゲートを有する半導体不揮発性メモリは、メモリセル面積の増加を抑えながら、セレクトゲートを付加することにより、高集積と高性能を同時に達成しようとするものである。

【0003】 図3はかかる従来の半導体不揮発性メモリ セルの断面図である。図3に示すように、S1単結晶基 50

板11上に極薄のトンネル酸化膜12を介してフローディングゲート13、更に、絶縁膜14を介してコントロールゲート15を積層状に形成し、前記積層したフローディングゲート13、及びコントロールゲート15の一方側にサイドウォール型のセレクトゲート17を配し、更に、ドレイン拡散層18、ソース拡散層19をS1単結晶基板11の表面に配するという構造になっている。

【0004】ここで、前記セレクトゲート17は、積層したフローティングゲート13及びコントロールゲート15を形成し、ゲート酸化酸16を形成した後、例えば、不純物をドーピングした多結晶シリコン酸を5000人機関し、英方性エッチングを施すことにより、積層したフローティングゲート13、及びコントロールゲート15の倒壁に、サイドウォール状に前記多結晶シリコン酸を残すことができ、前記サイドウォール型のセレクトゲート17とすることが可能である。なお、多結晶シリコン酸の酸厚が5000人の場合、前記セレクトゲート17のゲート長L。は0.4μm程度となる。

[0005]

(発明が解決しようとする課題)しかしながら、上記した従来の半導体メモリセルにおいては、前記フローティングゲート13あるいは前記コントロールゲート15のゲート長し、は、製造ラインのリソグラフィの限界以下にはできないので、例えば、0.6μmルールでは0.6μmが最小寸法となる。

[0006] 他方、前記セレクトゲート17のゲート長L。は、このセレクトゲート17のトランジスタ(Tr) パンチスルー限界まで縮小することが可能であるため、何えば、0.4μmとリソグラフィ限界以下とすることができるが、前記ゲート長L。と前記ゲート長L2を合計すると1.0μmと大きな値となってしまうという問題点があった。

【0007】なお、前記セレクトゲート17のゲート長L。は、前記ゲート産化膜16の膜厚や前記ソース拡散層19の模方向拡散、さらには動作電圧等によって決定る値であり、上配の0.4μmという値は、前記ゲート酸化膜16の膜厚が250人、前記ソース拡散層19の深さが約0.2μmの場合の値である。本発明は、以上述べた前配ゲート長L。とL。の和が大きいという問題点を除去するため、ゲート長(L。とL。の和)を小さくできる高集積に適した半導体不揮発性配位装置及びその製造方法を提供することを目的とする。

[8000]

【課題を解決するための手段】本発明は、上記目的を達成するために、フローティングゲートとコントロールゲートの積層構造を有し、かつ、該積層構造に接してセレクトゲートを有する半導体不揮発性配盤装置において、 半導体基板上にゲート酸化旗を介して形成されるセレクトゲートと、このセレクトゲートの少なくとも一方側に 前記ゲート酸化膜より薄く形成されるトンネル酸化膜

と、このトンネル酸化膜に接する1字状のフローティン グゲートと、このフローティングゲートに接するL字状 の絶縁膜と、該絶縁膜に接する略四角形状のコントロー ルゲートからなるサイドウォール状の秩層膜を設け、前 記フローティングゲート及び前記コントロールゲートに よって規定される第1のゲート長を縮小するようにした ものである。

【0009】また、フローティングゲートとコントロー ルゲートの積層構造を有し、かつ、該積層構造に接して セレクトゲートを有する半導体不揮発性記憶装置の製造 10 方法において、半導体基板上にゲート酸化酸を介してセ レクトゲートを形成する工程と、該セレクトゲート形成 後、前配ゲート酸化酸より薄いトンネル酸化酸を形成す る工程と、該トンネル酸化膜上にフローティングゲート となる不純物をドープした多結晶シリコン層、絶縁膜、 コントロールゲートとなる不純物をドープした多鈷昌シ リコン層を順次形成する工程と、異方性エッチングによ り前記セレクトゲートの少なくとも一方側にフローティ ングゲート、絶録膜、コントロールゲートよりなる辞録 膜がサイドウォール状に残るようにエッチングする工程 20 とを施すようにしたものである。

[0010]

【作用】本発明によれば、上記したように構成したの で、前記セレクトゲートの一方側に前記フローティング ゲート及び前記コントロールゲートを、リソグラフィ限 界以下の前記ゲート長しいとする。すなわち、ゲート長 Liiを従来によるリソグラフィ限界、例えばО. 6 дт に比べて、0. 3μm近傍まで縮小することができる。

【0011】したがって、半導体不揮発性記憶装置の高 集積化を図ることができる。

[0012]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の実施例を示す半 導体不揮発性配盤装置の製造工程断面図である。

(1) まず、関1 (a) に示すように、SI単結晶基板 21に、能動領域を確定するようにLOCOS法等によ り、フィールド酸化酸を選択的に形成する(図示な し)。その後、ゲート酸化膜22を250人、SI単結 晶基板21上に形成し、次いで、不鈍物をドープした単 結晶シリコン層を例えば5000人堆積し、リソグラフ ィ及びエッチングによりセレクトゲート23を形成す る。

【0013】 (2) 次いで、図1 (b) に示すように、 トンネル酸化膜24、フローティングゲートとなる不純 物をドープした多結晶シリコン層25、絶縁膜26、コ ントロールゲートとなる不純物をドープした多結晶シリ コン暦27を順次形成する。

(3) 続いて、図1 (c) に示すように、異方性エッチ ングにより、前記セレクトゲート23の何方にフローテ ゲート2.7 aよりなる検局腺がサイドウォール状に残る ようにエッチング処理する。

【0014】この時、前記サイドウォール積層膜の幅、 ずなわち、ゲート長しいは、フローティングゲート25 aとなる多結晶シリコン層 2.5、前記絶縁膜 2.6、前記 コントロールゲート27aとなる多結晶シリコン暦27 の、それぞれの譲厚によって制御することができる。何 えば、フローティングゲート25gとなる多結晶シリコ ン層25の観序を1000人、前記絶縁観26を200 A、前記コントロールゲート27aとなる多結晶シリコ ン暦27の膜厚を3000人とすることで、前記ゲート 長Liiが、約0.3 μ四となる前記サイドウォール積層 調を形成することができる。

【0015】しかる後、図1 (d) に示すように、前記 セレクトゲート23の一方側の前配サイドウォール積層 膜をレジストで被覆し、他方側の前配サイドウォール積 層膜を除去し、ドレイン拡散層28、ソース拡散層29 を形成する。なお、前記サイドウォール積層膜を形成す る異方性エッチングとして、前記多結晶シリコン膜のエ ッチングには、CI系ガスあるいはBェ系ガスを用い、 前記絶縁膜が酸化膜を含む膜である場合、F系ガスを用 いたプラズマエッチングが好適である。

【0016】また、上記実施例では、前記セレクトゲー ト23の一方側のサイドウォール積層膜を除去したが、 これを除去せずに残し、さらなるゲート電極として使用 しても差し支えない。この時、前記ソース拡散層29の 形成を、前配フローティングゲート25aとなる多結晶 シリコン層25の堆積の前に行い、前記セレクトゲート 23と前記ソース拡散層29をオーパーラップするよう に、つまり、実効ゲート長(前記ドレイン拡散層28と 前記ソース拡散層29の間隔)を、前記一方側の前記サ イドウォール積度膜を除去する場合と同等にすることが 可能である。

【0017】このように、セレクトゲートを形成した後 に、フローティングゲート、絶縁棋、コントロールゲー トよりなる積層膜を、セレクトゲートの一方側にサイド ウォール状に具方性エッチングにより形成するようにし たので、前記サイドウォール積層膜のゲート長し11を、 従来によるリソグラフィ限界、例えば O、 6 μmに比べ て0. 3μmとすることができる。

【0018】 ここで、セレクトゲート長しいは、リソグ ラフィによるゲートの場合は (更に敬細パターンを形成 する手段を用いた場合はこの限りにあらず)、リソグラ フィ限界のため、従来法の0. 4μmから0. 6μmへ と大くなるが、セレクトゲート長し、ことし、この和は、 1. 0μmから0. 9μmと従来法に比べ小さくするこ とが可能である。

【0019】その理由は、セレクトゲート23のゲート 黄化膜2.2 は、通常、前配フローティングゲート下の前 ィングゲート25a、前配絶最終26a、コントロール *50* 記トンネル酸化酸よりも厚いために、前記フローティン

グゲート部分の方が、前記セレクトゲート部分よりもパンチスルー限界となるゲート長いを短くできることによる(図2参照)。ここで、図2はトランジスタ関値のゲート長依存特性図であり、縦軸に関値(V)、機軸にゲート長(μm)、を示し、〇印はセレクトゲートトランジスタを、△印はフローティングゲート(電圧の印加なしの場合)及びコントロールゲート積層トランジスタを示している。

[0020] この図から明らかなように、ここでは、フローティングゲート及びコントロールゲート被用トラン 30 ジスタのゲート長は0.3 μm近傍まで錦小することができる。また、フローティングゲート部のトランジスタがパンチスルーしてはならない場合(カットオフしなければならない場合)には、電子が、前記フローティングゲートに審積されているというメモリ動作を行うことになる。この場合。前記書積された電子が、パンチスルーを押止する方向に働くので、本発明による前記サイドウォール被層膜のゲート長Liiを、前配0.3 μmから、例えば0.25 μmと更に超くすることも可能となる。

【0021】なお、本免明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

[0022]

【発明の効果】以上、詳細に説明したように、本発明に よれば、セレクトゲートを形成した後に、フローティン グゲート、絶縁線、コントロールゲートよりなる積層腺を前記セレクトゲートの一方側にサイドウォール状に異方性エッチングにより形成するようにしたので、このサイドウォール積層膜のゲート長Liiを、従来によるリソグラフィ限界、例えば0.6μmに比べて、0.3μm 近傍まで縮小することができる。

【0023】したがって、半導体不揮発性配位装置の高 集積化を図ることができる。

【図面の簡単な説明】

[図1] 本発明の実施例を示す半導体不揮発性記憶装置の製造工程斯面図である。

【図2】トランジスタ関値のゲート長依存特性を示す図である。

【図3】 従来の半導体不揮発性メモリセルの断面図である。

【符号の説明】

21 S1単結品基板

22 ゲート酸化膜

23 セレクトゲート

24 トンネル酸化酶

25,27 不純物をドープした多結晶シリコン層

25a プローティングゲート


26, 26a 総辞職

27a コントロールゲート


2.8 ドレイン拡散層

29 ソース拡散層


[図2]



[23]



[図1]



F I

フロントページの統含

(51) Int.Cl.*
G 1 1 C 16/02
16/04

識別記号 庁内整理番号

技術表示箇所